(54) NON-VOLATILE MEMORY DEVICE

(11) 63-225999 (A) (43) 20.9.1988 (19) JP


(21) Appl. No. 62-58808 (22) 16.3.1987

(71) HITACHI LTD (72) NAOMIKI MITSUISHI

(51) Int. Cl⁴. G11C17/00,G06F12/14

PURPOSE: To prevent the unauthorized initialization of a storage cell from being generated and to realize security with high quality, by prohibiting the erasure of a designated area based on a data written or transferred after transferring the data to a part of storage data latch means and performing simultaneous erasure.

CONSTITUTION: When an erasing signal ER is inputted to a write control circuit 36 and also, an all select signal AS goes to (1), after the data in a load address (for example, 11 of first row) designated in advance in a non-volatile cell group 1 is read out first to a column latch 35, then, it is held, the full arc simultaneous erasure of the storage cell group 1 is performed. Afterwards, the content of the column latch 35 is written on the load address again. Or, a bit of storage information in which a load address is set as a unit is inputted in the load address (for example, 11 of first row) designated in advance, and also, the data of a designated load address is transferred to the column latch 35 at the time of performing entire erasure, and the erasure of the data on a part of load address is prohibited based on a bit of protection information.



Al: address input. DT: data. 31: address decoder. Al: address reacout signal. WE: write signal

⑲ 日本国特許庁(JP)

①特許出願公開

②公開特許公報(A) 昭63-225999

| <pre>⑤Int_Cl.⁴</pre> | 識別記号 | 庁内整理番号 | | ❷公開 | 昭和63年(1 | 1988) 9月20日 | ļ |
|--|-------------------------|---|--------------|-----|------------|-------------|---|
| G 11 C 17/00 G 06 F 12/14 G 11 C 17/00 | 3 0 9 3 1 0 3 0 9 | E - 7341 - 5B A - 7737 - 5B F - 7341 - 5B | 887-4-542 J. | | 90 0D - #4 | . (4) | |
| | | C - 7341 - 5B | 審査請求 | 木謂豕 | 発明の数 | 1 (全10頁) | |

9発明の名称 不揮発性記憶装置

②特 顋 昭62-58808

②出 額 昭62(1987)3月16日

砂発 明 者 三 ツ 石 直 幹 東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

创出 顋 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

邳代 理 人 弁理士 小川 勝男 外1名

明期

1. 発明の名称

不揮発性記憶装置

2. 特許請求の範囲

1. 不揮発性記憶兼子群と、前記不揮発性記憶兼 子群に対する電気的な書込み・消去を可能とする 手段を有する不揮発性記憶装置において、少なく とも1単位の記憶兼子の内容を保存しつつ、他の 全漢子の同時消去を可能としたことを特徴とする 不揮発性記憶装置。

2. 前記不揮発性記憶兼子郡とは別領に、揮発性記憶兼子郡内の中部に先立って前記不揮発性記憶兼子郡内の少なとも1単位の記憶兼子郡内の少なに復兼子に配送し、保持させの内容を前記揮発性記憶兼子郡の全兼子の同時消去を行ない、その後に前記揮発性記憶兼子郡の元の記憶兼子に奪き込むことにより、前記保存を行ならようにしたことを特徴とする特許請求の範囲第1項記載の不揮発性記憶装置。

- 3. 前記揮発性記憶手段に転送された内容に基づいて前記保存を行なうか行なわないか制御するようにしたことを特徴とする特許請求の範囲第1項 乃至第2項記載の不揮発性記憶装置。
- 4. 競記揮発性記憶手段に転送された内容の一部 に保護情報を有し、これに基づいて前記不揮発性 記憶兼子群内の各単位記憶兼子男の消去を行なう か否かを決定し、前記保護情報によって選択され た単位記憶兼子の消去を信保すると共に、他の全 第子の同時消去を行なうようにして保存する 第子を選択可能にしたことを特徴とする特許請求 の範囲第3項記載の不復発性記憶顕微。

3.発明の詳細な説明

【避棄上の利用分野】

本発明は半導体記憶技術さらには電気的に書込み・消去が可能な不振発性記憶装置に係り、特に 記憶兼子の全面両時消去が可能な不振発性記憶装 歴に利用して有効な技術に関するものである。

[従来の技術]

従来より、EEPROM (ELectrica

SEC 006856

持開昭63-225999(2)

lly Erasable and Progr ammable Read Only Memo ry)は、不揮発性記憶装置であり、かつ電気的 に書替えが可能であるが、逆に、保存すべきデー タが存替えられてしまう異れがあるために問題と なっていた。そこで、不揮発性記憶袋区のデータ の保護の方法として、セキュリティ用ピットを設 け、このピットの状態により記憶装置外部からの アクセスを禁止する方法が提案されている。この ようなセキュリティ用ピットによるデータの保護 方式については例えば、「エレクトロニックデザ イン (Electronic Design)」, March 3, 1983, pp 123~128等 に記載されている。すなわち、通常の春智えを目 的とする記憶者子群とは分離された不揮発性記憶 弟子からなる書込み専用のセキュリティレジスタ を設け、このレジスタの特定ピットの状態により 記憶兼子郡へのアクセスを禁止するというもので ある。この場合、セキュリティレジスタは、記憶 **弟子郎の全面同時消去動作のときにのみ消去が行**

なえるような構成としてあり、これによって記憶 素子部内のデータを保護することを示す保護情報 がセキュリティレジスタに許き込まれた後は、記憶 瀬子郡のデータを破職せずには、記憶素子邸に アクセスすることができないようになっており、 データの機密保護が連成される。

[発明が解決しようとする同魁点]

ために不可欠な機能となっており、これらの両立 が問題となっていた。

ところで、記憶兼子群のデータ様ごとにカラム (列) ラッチ回路を設け、ロー(行)アドレスご とに一括して書込みを行なうことを可能としたE EPROMが提案されている(日立評論社、昭和 61年7月25日発行「日立評論第68 考第7号」 第75頁~第78頁参照)。このカラムラッチは、 複数データの同時書込み、あるいは書替え時間を実 とし、単位データ当りの書込み・書替え時間を実 効的に短縮するためにのみ利用されていた。

本発明の目的は、記憶兼子群の全面同時消去を可能としながら、かつ、必要に応じて一部記憶データを前記回時消去後も保存できるようにすることによって記憶装置の不正な初期化を禁止することを可能にした不揮発性記憶装置を提供し、また低る一部データの保存により、高度な機密保護を可能とする技術を提供することにある。

この発明の育記ならびにそのほかの目的と新規 な特徴については、本明報書の記述および添別図 置から明らかになるであろう。

[問題点を解決するための手段]

本駅において開示される発明のうち代表的なも のの概要を説明すれば、下記のとおりである。

すなわち、不揮発性記憶素子群の外部に記憶データのラッチ手段を設け、同時消去に先立って予選発性記憶素子群の記憶データの一部をこのラッチ手段に転送・保持し、同時消去を行なった後に前記過データの再書込みを行なう、あるいはラッチ手段に転送したデータに基づいてそのデータにより指定された領域もしくはそれ以外の領域についてのみ同時消去を行なうようにするものである。

[作用]

上記した手段によれば、一部の記憶データについては一旦消去被再び書込み、あるいは不揮発性記憶素子行列内の所定の領域にデータ保護情報を書き込んだ後は指定された領域の消去を禁止できるようにして、記憶素子行列の全面同時消去が可能で、かつ記憶素子行列の不正な初期化を助止す

持開昭63-225999(3)

るとともに、データ保護のための情報や製造番号・ 類別コード等一旦書き込みを行なった後は数更を 限止すべきデータについては、全面消去の原にも 保存ができるようにして、高度な機密保護を可能 とするという上記目的を達成するものである。 【実施例】

以下、本発明の実施例を、園面を用いて詳細に
説明する。

具体的な実施例を説明する前に、先ず、第9 國 を用いて本発明が適用される電気的に書き込み・ 消去が可能な不揮発性記憶装置の基本構成につい て説明しておく。

第9回において、1はMNOS(メタル・ナイトライド・オキサイド・セミコンダクタ)のような不揮発性記憶選子が行列上に配設された不揮発性記憶選子群、31はアドレスデコーダ、35は記憶選子群1の各データ禁ごとに設けられたカラム(列)ラッチ回路、36は響き込み・消去制御回路である。アドレスデコーダ31に対してアドレス入力AI、記憶選子群1に対してデータロT.

示すように、アドレス入力AI、データDTを与 えると共に、書き込み信号WEを与えることによ り起動される。先ず、春込み・消去制御回路36 によって内部動作モードは読出し状態となり、措 定ローアドレス内の全データをカラムラッチ35 に読出し、退避すると共に、データ入力を受付け、 入力カラムアドレスと入力データに従ってカラム ラッチ35の内容を書替える。特に制限はされな いものの、一定時間、何えば500ggeo種通 後に、データ入力の受付を終了し、内部動作モー ドは消去状態となり、推定ローアドレスに相当す る全記憶券子を消去する。次に、内部動作モード は姿き込み状態となり、カラムラッチの内容が指 定ローアドレスに相当する記憶兼子に存き込まれ る。これを一進の動作として行ない、ローアドレ ス単位の一括書き込みが可能となっている。この ために必要なタイマ機能等が書込み・消去制御目 着36に設けられている。

一方、記憶券子原1に対する消去は、消去信号 ERを与えることにより起動され、内部動作モー 春き込み・消去制御回路36に対して書き込み信 **身WEをそれぞれ加えることにより、データの書** き込みまたは書替えが行なわれ、また、アドレス 入力AI、鍵出し信号REを加えることにより、 彼出しデータDTが得られる。アドレス入力AI、 消去信号ERを加えることにより措定アドレスの 消去が行なわれる。さらに、アドレスデコーダ3 1に対してオールセレクト信号AS、存き込み・ 消去制御回路36に対して消去信号ERを加える ことにより、記憶兼子群1の金面消去が行なわれ る。特に制限はされないものの、オールセレクト 信号ASが入力されるとデコーダ31により金て のワード線が同時に選択される構成になっている。 また、カラムラッチ回路35は全データ様に対応 して設けられており、これによってロー(行)ア ドレスごとに一括して書き込みを行なうことがで きるようにされている。

第10回は、第9回の記憶装置に対する書き込みまたは書替え動作のタイムチャートである。

記憶業子群1に対する書き込みは、第10回に

トは消去状態となり、オールセレクト信号ASが "0"状態ではアドレス入力AIに対応するローアドレスに相当する記憶兼子が選択されて消去され、またオールセレクト信号ASが"1"状態では全記憶兼子が選択されて消去される。

さらに、ローアドレス内の一部データの消去は、 前記書き込み集作において、予め指定される"O" または"1"を、消去すべきアドレスに書き込む ことによって行なわれる。すなわち、消去状態が "O"と指定されていれば"O"を、また消去状態が "O"と指定されていれば"1"を書き込む ことによって行なう。

野9間に示すような構成の不揮発性記憶装置に 対して、本発明を適用した例を第1間に示す。

第1回(a)。(b)は、本発明に係る不復発性記憶装置の第1および第2の実施例の振略を示す。

第1個(a)に示す第1の実施例の記憶装置 (EEPROM)においては、消去信号ERが与 えられ、かつオールセレクト信号ASが"1"に

SEC 006858

時間昭63-225999(4)

された場合には、先ず不復免性記憶選子の群1内の予め指定されたローアドレス(例えば第1図における第1行11)内のデータをカラムラッチ35に読み出し、保持してから、記憶選子群1の全面同時消去を行ない、その後にカラムラッチ35の内容を再び前記ローアドレス11に書き込むという一選の動作が実行される。

すなわち、この実施例では、全面消去の際に指定されたローアドレスでは読出し一消去一再巻き込みが実行され、それ以外のローアドレスでは一括消去が実行される。

一方、第1因(b)に示す第2の実施例では、 予め指定されたローアドレス(例えば第1行11) に、ローアドレスを単位とした保護情報を入れて おくと共に、全面消去時にその指定ローアドレス のデータをカラムラッチに起送し、その保護情報 に基づき、一部ローアドレスのデータの消去を阻 止するというものである。

以下、それぞれの実施例のより具体的な実施例 について説明する。

の放出しや "O" または "1" の書込み、清去の 各動作が行なわれる。

第1表

| | | ソース | 22_1 | A | フード | ドレイ | クェル |
|-----------------|----------------|-----|-------------|------|-----|-------|------|
| | | S | ידין | VH ■ | v | ם | VELL |
| 雑出し | 78. 39. | 0 | Vœ | 0 | Voc | Dourt | 0 |
| | FEET | 0 | Vœ | 0 | 0 | HIZ | 0 |
| *0**多 込み | 3 74 | Voc | -∀рф | Voc | Voc | -Vpp | -₹₽₽ |
| | TAN | Vœ | -VPP | -∀рр | Voc | -Vpp | -Vpp |
| "1"書込み | 3 7 | Voc | -₹₽₽ | -Voc | 0 | Vœ | -Vpp |
| | TAKE T | Vœ | -∀рр | -∀рр | 0 | Vœ | -¥pp |
| 州去 | 33 74 | Voc | Vœ | -Vpp | Vac | Voc | Vœ |
| | 150.5 | Voc | Vœ | You | 0 | Voc | You |

すなわち、競出し動作の場合には、ワード線 W に対しアドレスデコーダ31により電源電圧 E V o c (例えば5 V)を加え、高圧ワード線 W H を O V とすることによって、記憶 素子を選択し、その内容 (Dout)をドレインDよりデータ線 2 5 に設出す。また、書込みの場合には、ワード線 銀 C で対しアドレスデコーダ31により V c c の電圧を加え、高圧ワード線 W H に高電圧制御目路 3 2 1 、3 2 2 より同じく V o c の電圧を加え、ウェルW E L L に対し高電圧制御目路 3 2 4 より負の高電圧 - V p p (例えば-1 2 V)を加え、更に

第2回の記憶装置においては、第1段に示すような電圧条件を記憶素子111,112,121, 122のソースS、分離ゲートI、高圧ワード線 WH、選択ワード線W、ドレインDおよびウェル 個域WELLに対して与えることにより、データ

書込みデータの"0"/"1"に従って、それぞ れデータ線(D)に一Vpp/Vocの電圧を加 えることによって、選択した記憶滑子に"0"/ "1"を書き込むことができる。また、ローアド レス単位の消去の場合には、ワード線型に対しア 「ドレスデコーダ31によりVocの電圧を加え、 高圧ワード線収Hに対し高電圧制御回路321。 3 2 2 より- V p p の電圧を加え、ウェル 2 6 に 高電圧制御目除324よりVooの低圧を加える ことによって、選択した記憶業子の内容を消去す る。存込みまたは書替え動作においては、特に朝 膜はされないものの、第9回に示した回路と同じ ように指定ローアドレスの内容の読出しおよびカ ラムラッチ35への迅速、カラムラッチ35の内 客の書替え動作、選択ローアドレスの消去動作、 およびカラムラッチ35の内容の選択ローアドレ スへの書込み動作が、一進の動作として書込み・ 消去制御四路36の制御によって行なわれる。

本発明においては、第9回の基本装置に対して、 更に論理ゲート51~53が追加され、また、書

持開昭63-225999 (5)

込み・消去制御回路36がアドレスデコーダ31をも制御する構成とされ、全面同時消去の場合、消去動作の前に予め指定されたローアドレスのデータカラムラッチへ迅速し、消去動作後に前記カラムラッチの内容を前記ローアドレスへ書き込むように制御を行なう。

すなわち、第2図において、全面同時消去を行なうべくオールセレクト信号AS及び消去信号ERを共に"1"とすると、論理ゲート51。52を介して制御信号C1は"1"となり、論理ゲート53を介して制御信号C2は"0"となって、書込みまたは春替えと同様の動作が支持される。これによって、記憶、2000の動作は過速一消去の一連の動作を行なう。

「据3回に、本実施例におけるアドレスデコーダ 31の構成を示す。

A 1 はアドレス入力、 A S はオールセレクト信 今、 C S は書込み・消去制御回路 3 6 より信号線 4 7 1 を介してアドレスデコーダに対し出力され

カラムラッチ 3 5 の内容の前記指定ローアドレス への再音込みが一速の動作として行なわれ、前記 指定ローアドレスの内容の保存が可能化されている。

特に制限はされないものの、前記迅速動作において、データ入力を受付け、前記カラムラッチ3 5に迅速した内容を書替え、再書込みを行なうことができる構成としてもよい。また、前記データ 入力の禁止つまり書替えを禁止する構成としてもよい。この構成は記憶内容が機密保護を要するようなものである場合には選当であろう。

更に、第2回の実施例においては特に制限はされないものの、前記カラムラッチ35に迅速した内容に保護情報を含ませ、その内容に従ってな記を回時消去後の再書込みを行なうか、行なわないかを選択する構成となっている。すなわち、記憶選子112に前記保護情報を記憶させ、前記記憶選子112に対応するカラムラッチ35の保持でより、112に対応するカラムランスを開発を開発するようにしている。第2回路36へ供給し、その動作を要更するようにし

第4間に、本実施例における全面同時消去動作 のタイムチャートを示す。

全面四時消去時には、書込み・消去制御国路 3 6 の制御に従い、前記第1ローアドレスの内容の カラムラッチ 3 5 への迅速、全面同時消去、及び

ている。例えば前記記憶男子112の内容が"0" であると、前記信号線48が"0"となって前記書き込み消去制御回路に対し再書込みを推示し、 前記記憶妻子112の内容が"1"の場合には、 全面同時消去によって動作を終了し、前記再書込みを行ないように指示するようになっている。 第5回に、本実施例における全面同時消去時の書込み制御回路36による制御手順のフローチャ

なお、ワード線単位(ローアドレス単位)の消去は、前記第9回と同様に行なうことができる。 本実施例によれば、全面同時消去のみが可能な 不揮発性記憶装置においても、消去に乗して一部 記憶内容を保存することが可能となる。

更に、カラムラッチ列を複数数け、首記過避及 び再書込みを複数回行なうことにより、保存が可 能な記憶容量を増加させることも可能である。

なお、上記実施例では、全面関時消去開始後、 再書込み完了以前に、電源電圧が低下、あるいは 選斯された場合には前記保存が行なえなくなるが、

ートを示す。

時開昭63-225999(6)

第6回は、第1回(b)に示す第2の実施例の 具体例を示す不揮発性記憶装置の構成圏である。

本実施例においては、第2回の実施例に示されている論理が一ト51~53がとり除かれ、オールセレクト信号ASが、参込み・消去制御日第36に対して直接入力されている。そして、外部から全面同時消去として、オールセレクト信号AS

第7回に、本実施例におけるアドレスデコーダ 31の構成を示す。

AIはアドレス入力、ASはオールセレクト信号、CSは書込み・消去制御四路36より出力される制御信号、PM1及びPM2はカラムラッチ35より出力される消去許可信号である。

香込み・清去制御四路36からアドレスデコー ダ31に供給される制御信号CSは、第1の実施

例と関係に、消去信号ERに基づいて消去動作時にのおいてのみ"1"とされる。また、消去許可信号PM1。PM2は、貧配全面消去時のカラムラッチ35への過速後に、カラムラッチ35内に保持された保護情報に基づいて形成され、それぞれ第1ローアドレスと第2ローアドレスの内容を消去するか否か決定する。特に制限はされないものの、PM1。PM2は消去動作時に有効とされ、"0"または"1"となり、それ以外のときには"1"に固定されている。

PM1、PM2が"0"にされていると、第8 間のアドレスデコーダにおいて対応するワード様 は選択されず、消去は行なわれない。これによって第1ローアドレス内の保持情報に従った消去が 実行される。

第8 題に、本実施例における同時消去動作のタ イムチャートを示す。

書込み・消去制御回路36の制御に従い、まず内部が統出しモードとなり前記第1ローアドレスの内容がカラムラッチ35へ報送される。この状

着ではワード線W1のみが選択されている。次に、 消去動作モードとなり、カラムラッチ35から出 力された消去許可信号が"1"であるワード線は 選択されて消去される。対応する消去許可信号が "0"であるとワード線は非選択とされ、消去が 阻止され、記憶内容の保存がなされている。

本実施例によれば、ローアドレスを単位として 任意のアドレス。任意の容量の記憶素子列の消去 使保を行ない、同時消去動作後も記憶内容を保存 することが可能であり、より多様な要求に応ずる ことができる。

また、前記保護情報は全ローアドレスに対応する必要はなく、例えば1ピットの保護情報で複数のローアドレスの保存を行なうか、行なわないかを決定するようにしてもよい。このようにすると、前記保護情報を記憶するに要する記憶容量を小さくすることができる。

更に、第2の実施例においては、保護情報を終 記述1ローアドレスに記憶し、保存を行なうロー アドレスを固定としてもよい。その方法としては、 例えば、第7図において、関連工程における配線の変更等により保存を行なうフード線に対応する 消去許可信号PM1またはPM2を"0"に固定することによって可能である。このようにした場合には、同時消去に先立つ前記第1ローアドレスの迅速動作は不要となり、より簡単な構成とすることができる。

るようにして、 高度な機密保護を可能とすると いう効果がある。

主ないののでは、、チャックを では、、チャックを では、、チャックを では、カータを では、ここの では、この では、この

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を追及しない範囲で確々変更可能であることはいう

までもない。

また、カラムラッチは全データ線に対応させて設ける必要はなく、上記両機な動作を行なうものであれば何でもよい。各回路ブロックの具体的回路は、上記同様に動作を行なうものであれば何でもよい。

以上の説明では主として本発明者によってな された発明をその背景となった利用分野である 不揮発性記憶装置に適用したものについて説明 したが、この発明はそれに限定されず情報処理 接世等他の機能を有する回路装置を同一半導体基盤上に形成し、前記情報処理装置の制御によって前記不揮発性記憶装置の零込み・消去が可能とされるようにしたシングルチップマイクロコンピュータその他EEPROM内産半導体集積回路装置一般に利用することができる。

[発明の効果]

本駅において開示される発明のうち代表的な ものによって持られる効果を簡単に説明すれば 下記のとおりである。

- (1) 全面四時消去に照して一部記憶データを 保存することで、不正使用の防止とテスト時間 の短縮の両立を図ることができる。
- (2) 前記保存の方法として、全面同時消去に 先立ち、一部記憶データを不揮発性記憶 妻子郡 外部に報送・保持し、全面同時消去を行なった 後に前記記憶データの再審込みを行なう構成と することにより、全面消去型の不揮発性記憶装 置についても適用が可能となる。
- (3) 前記不揮発性記憶兼子群外部に保持した

記位データに保護情報を持たせることにより、 前記保存を行なうか、行なわないかを選択する ことが可能となる。

(4) 育記保護情報に基づいて、ロー (行) アドレス単位の消去留保を行なうことにより、保存すべき記憶データのアドレス及び容量を、解記ローアドレスを単位として、任意に設定することが可能となる。

(5) 四時消去に際して、前記消去留保を行な うべきローアドレスを固定とすることにより、 前記一部記憶データの不揮発性記憶兼子部外部 への伝送が可能となり、より簡単な構成とする ことができる。

4.国面の簡単な説明

第1回(a)。(b)は本発明の第1と第2の実施例の優略を示す不揮発性記憶装置のプロック構成団。

第2回は第1の実施例の詳細を示す回路構成 図、

第3回は第1実施例のアドレスデコーダの様

成团.

第4回は第1突随例の全面消去時のタイムチャート、

第5回は第2回の実施例における全面消去時のフローチャート。

第7回は第2実施例のアドレスデコーダの頃 成団、


| 第8回は第2実施例における全面消去時のタ イムチャート、


第9間は本発明が適用される不課発性記憶装 間の基本構成値、

第10回は馬9回の記憶装置における書込み 時のタイムチャートである。

1 ····不採発性記憶素子群、31····アドレスデコーダ、33····センスアンプ、34····出力パッファ、35····揮発性記憶手段(カラムラッチ)、36····書込み消去制得四路。


代理人 弁理士 小川番男






持開昭63-225999(9)


第 3 図




烛 4 🗷




n 2 🖾




第 5 図




療 6 数



時間昭63-225999 (10)





第 8 酉



